Eine Leckage im niedrigen Ausschaltzustand ist keine typische Schaltungsanforderung für Leistungs-MOSFETs. Insbesondere mit einer niedrigen oder sogar Null-Drain-Source-Spannung VDS. Die meisten Datenblätter geben die Leckage mit einem VDS nahe dem VDS-Durchschlag des Transistors an, da diese Art der Leckage für die Leistungsumschaltung wie die DC / DC-Umwandlung viel wichtiger ist. Bedenken Sie, dass 1A Einschaltstrom gegenüber 1uA Ausschaltstrom 6 Jahrzehnte oder 120 dB beträgt; Das ist eine dramatische Veränderung des Stromflusses. Nach mehr zu fragen scheint übertrieben.
Es ist frustrierend, dass es keine MOSFETs gibt, die für analoges Schalten mit geringer Leckage ausgelegt sind. Sie könnten einen analogen Schalter in Betracht ziehen. Das Gerät mit der geringsten Leckage, das ich finden konnte, ist das MAX326 / MAX327. Diese haben einen Widerstand von ungefähr 2k, so dass sie nur für das Schalten bei niedrigem Strom akzeptabel sind.
MOSFETs mit geringen Leckspezifikationen existieren zwar, sind jedoch Teil eines Halbleiterrelais. Dies bedeutet, dass sie den Vorteil von Back-to-Back-Geräten zur bidirektionalen Spannungsblockierung und optischen Isolation des "Gates" von den geschalteten Knoten haben. Es gibt viele Nachteile wie langsame Schaltgeschwindigkeit, höhere Kosten, weniger Auswahlmöglichkeiten und normalerweise mehr Kapazität auf den geschalteten Knoten für denselben Ron wie einen diskreten MOSFET.
Sie können die Leckage von Drain zu Source verringern, indem Sie das Gate verringern Stromspannung. Die meisten Leistungs-MOSFETs sind für eine Nennspannung von +/- 10 bis +/- 20 V ausgelegt. Wenn Sie das Gate-Negativ auf einem n-Kanal-Gerät ansteuern, wird die Leckage verringert. Eine negativere Gate-Spannung erschöpft den Elektronenkanal weiter. Thermisch erzeugte Elektronen, die für die Leckage verantwortlich sind, werden durch das elektrische Feld des Gates vom Kanal weg in den Körper (der in einem diskreten FET mit der Quelle verbunden ist) weggetrieben. Es gibt viele Untersuchungen und Daten, die diesen Leitfähigkeitseffekt unterhalb der Schwelle belegen. Das meiste davon ist auf die Feinlinien-IC-Verarbeitung gerichtet, bei der ein Leck unterhalb der Schwelle von Millionen von Transistoren zu einem großen statischen Strom führen kann.
Etwas, über das Sie möglicherweise keine Kontrolle haben, ist die Temperatur des FET, aber eine niedrigere Temperatur bedeutet eine geringere Leckage.
Vergessen Sie nicht, dass möglicherweise ein pn-Übergang zwischen dem Gate und der Quelle besteht (um das Gate zu schützen) ) so kann das Ansteuern des Gate-Negativs die Leckage von Gate zu Quelle erhöhen.