Das ist das Interessanteste, was ich je gesehen habe! Ich habe ein DDS erstellt, das Daten (D0-D7) an einen DAC (ADV2175) sendet. Das Design hat gut funktioniert und ich habe nur ein niederfrequentes Alias-Rauschen ( eine Frage hier). Dieses Rauschen war auf allen meinen Grundebenen vorhanden (dies befindet sich im Prototyping-Stadium und ist auf der Testplatine nicht unerwartet).
Ich begann, den Rauschpfad zu verfolgen, indem ich die Drähte abtrennte, um zu sehen, wann das Rauschen verschwunden ist. Überraschenderweise war das Rauschen auch nach dem Trennen aller VCC und GND -Verbindungen (+ alle VREF- und Logikfunktionen auf 0 oder 1) noch vorhanden. Das unerwartetere Verhalten ist , wenn der DAC nur mit dem DATA-Port + CLK-Pin verbunden ist (alle vom Quell-FPGA, NO VCC oder GND), weiter funktioniert und eine Sinuswelle erzeugt wird (aber mit demselben Rauschen)! !!
Zuerst dachte ich, es könnte seine VCC / GND-Form von der Logik erhalten, die 1/0 eingespeist wird, aber wenn es korrekt wäre, hätte es keine 0x00- und 0xFF-Pegel erzeugen sollen, aber es macht diese Ebenen korrekt (ich habe die 0xFF-Datenstufe auf eine andere Ebene geändert und eine Kerbe über den Wellen angezeigt. Dies zeigt, dass oxFF korrekt erstellt werden kann).
Dies ist eine große Herausforderung für mein PCB-Design, da es für dieses Gerät schwierig sein wird, eine zuverlässige Erdungsebene dafür zu entwerfen, wenn dieses Gerät seinen GND wirklich vom Datenport bezieht, anstatt von den dedizierten Pins (Die Rückspannung sollte auf eine logisch verrauschte Umgebung zurückgehen, und eine Isolation der analog-digitalen Masseebene ist möglicherweise nicht möglich.)
Kann jemand erklären, was dort passiert?