Frage:
Warum erzeugen TTL-Impulsgeneratoren eine asymmetrische Rechteckwelle (im Gegensatz zu CMOS)?
patthew77
2017-09-29 20:59:25 UTC
view on stackexchange narkive permalink

Ich habe gelesen, dass die asymmetrische Ausgangswellenform (ca. 1/3 Mark-to-Space) auf die Eingangsgattereigenschaften eines TTL-Wechselrichters zurückzuführen ist, aber I möchte mehr darüber wissen, welche Eigenschaften des TTL-Eingangsgatters dies verursachenAsymmetrie.Danke!

Schmitt Inverter Waveform Generator

Zum einen beträgt die Schaltschwelle für TTL etwa 0,8 V, während sie für CMOS Vdd / 2 beträgt.
... und die TTL-Eingänge liefern einen signifikanten Strom.
Fünf antworten:
#1
+6
AnalogKid
2017-09-29 21:24:31 UTC
view on stackexchange narkive permalink

Zwei Gründe. Erstens ist ein TTL-Eingang tatsächlich ein Ausgang. Es erzeugt einen Strom, der gegen Masse geleitet werden muss, um als logische 0 angesehen zu werden. Dieser Strom beeinflusst die Laderate des Zeitsteuerungskondensators und erhöht den Strom vom Ausgang durch den Zeitsteuerungswiderstand. Oberhalb von 2,4 V liefert der Eingang keinen Strom mehr aus dem Eingangspin. Wenn der Ausgang niedrig wird, entlädt der Zeitsteuerungswiderstand den Zeitsteuerungskondensator, aber wenn die Kondensatorspannung niedrig genug wird, beginnt der Eingang, Strom in ihn zu beziehen, wodurch die Entladungsrate geändert wird

Abgesehen davon, wie oben, sind die beiden Eingangsübergangspegel (es gibt zwei wegen der Hysterese) nicht um eine Spannung zentriert, die der Hälfte zwischen den beiden Extremen der Ausgangsspannung entspricht. Ein typischer hoher TTL-Ausgang liegt bei etwa 3,5 V, sodass ein "CMOS-äquivalenter" Satz von Eingangsübergangspegeln bei 1,7 V zentriert wäre. Die beiden TTL-Übergangspegel sind jedoch bei 1,3 V zentriert (ursprünglich 7414), also die Lade- und Entladeströme durch den Zeitsteuerungswiderstand sind nicht gleich.

https://en.wikipedia.org/wiki/Transistor%E2%80%93transistor_logic

https://en.wikipedia.org/wiki/Schmitt_trigger

#2
+6
next-hack
2017-09-29 21:30:13 UTC
view on stackexchange narkive permalink

CMOS-Schmitt-Trigger haben die beiden Schwellenspannungen bei \ $ \ frac 1 3 V_ {DD} \ $ und \ $ \ frac 2 3 V_ {DD} \ $. Weiter \ $ V_ {OH} = V_ {DD} \ $ und \ $ V_ {OL} = 0 \ $.

Da dies in Bezug auf \ $ V_ {DD} / 2 \ $ symmetrisch ist, folgt, dass die Zeitpunkte \ $ T_H \ $ und \ $ T_L \ $ aus den folgenden Gleichungen ungefähr gleich sind:

$$ V (t = T_H) = V_ {t +} = \ frac {2} {3} V_ {DD} = V_ {DD} + (\ frac {V_ {DD}} 3 -V_ {DD} ) e ^ {- \ frac {T_H} \ tau} $$ $$ V (t = T_L) = V_ {t -} = \ frac {1} {3} V_ {DD} = (\ frac {2} 3 V_ {DD}) e ^ {- \ frac {T_L} \ tau} $$

(Die beiden Gleichungen ergeben dasselbe \ $ T_L \ $ und \ $ T_H \ $).

Dies gilt natürlich, wenn R viel höher ist als die Einschaltwiderstände pMOSFET und nMOSFET des Wechselrichters und wenn die Schwellenwerte genau wie gezeigt sind. Kleinere Abweichungen führen zu einem Arbeitszyklus von nicht 50%.

TTL-Geräte haben nicht nur asymmetrische Schwellenwerte (0,9 V und 1,7 V), sondern auch die Logikpegel ohne Last betragen ungefähr \ $ V_ {OH} = 3,5 \ V \ $ und \ $ V_ {OL} = 0,2 \ V \ $. Die beiden Schwellenwerte sind in diesem Bereich nicht "zentriert". Darüber hinaus haben sie einen sehr vernachlässigbaren Eingangsstrom (insbesondere für große Werte des Widerstands), der den äquivalenten Lade- / Entladewiderstand ändert, den der Kondensator sieht

BEARBEITEN:

Wenn Sie mit der TTL ein Tastverhältnis von 50% benötigen (aber auch mit CMOS), können Sie beispielsweise die Hälfte der Kapazität (die Frequenz verdoppelt sich) verwenden und ein T-Flip-Flop (die Frequenz, die Sie ursprünglich wollten, kaskadieren). und das Tastverhältnis beträgt 50%).

#3
+4
glen_geek
2017-09-29 21:33:57 UTC
view on stackexchange narkive permalink

Ihre Beispielschaltung zeigt einen Schmitt-Trigger-Wechselrichter.Schauen Sie sich die Schwellenspannungen in der Beispieltabelle an ... ihr Durchschnitt liegt unter halb Vcc:
example schmitt thresholds Der Kondensator lädt sich schneller in Richtung Vcc (oder Vdd) auf als er sich in Richtung Masse entlädt.Diese Spannungsschwellenasymmetrie trägt wesentlich zur Impulsbreitenasymmetrie bei.

Wenn die Schmitt-Schwellenwerte um die Hälfte Vcc symmetrisch waren, sollten die Ausgangsimpulse nahe 50% hoch und 50% niedrig sein.Ich gehe davon aus, dass die Ausgangsstufe der Gates auf ähnliche Weise hoch (in Richtung Vcc) zieht wie in Richtung Masse.Die Asymmetrie in der Ausgangsstufe eines Gates ist eine weitere Asymmetriequelle, wenn Strom in eine Last fließt.

Diese sehen nicht wie TTL-Übergangsebenen aus.
@AnalogKid Natürlich ist die Tabelle für HCMOS schmitt ... (TTL ist nur für Vcc = 5V spezifiziert).Für das TTL-Schmitt (7414) ist die durchschnittliche Schwelle mit etwa 1,2 V schlechter, was zu einem noch schlechteren Impulsversatz führt.Und die Asymmetrie der TTL-Ausgangsstufe verursacht noch mehr Impulsversatz im Oszillator des OP.HCMOS ist vorzuziehen, aber nicht perfekt.
#4
+1
Whit3rd
2017-09-30 08:20:56 UTC
view on stackexchange narkive permalink

Der Charakter von CMOS-Schwellenwerten ermöglicht eine symmetrische Platzierung von die positiven und negativen Auslösepunkte der Schmitt-Schaltung und von die logischen Ausgangsansteuerspannungen relativ zu diesen Auslösepunkten. Damit, Die Spannung am Rückkopplungswiderstand kann 5 V - 1,66 V betragen, wenn die CMOS geht zuerst auf HIGH und 0V - 3,33V, wenn es zum ersten Mal auf LOW geht. Diese gleichen (wenn auch entgegengesetzten) Spannungen erzeugen gleiche Ströme und nehmen Gleiche Ladezeiten für diesen Kondensator, sodass Sie ein Tastverhältnis von 50% erhalten. Lade- und Entladeströme stehen im Verhältnis 1: 1.

In TTL können die Schwellenwerte jedoch bei 1,4 V liegen (z. B. 1,2 V niedrig) und 1,6 V hoch), während die Ausgangsansteuerungspegel 3,2 V hoch und 0,5 V niedrig sind. Die Spannungsabfälle am Rückkopplungswiderstand betragen also 3,2 V bis 1,2 V Zoll eine Phase und 0,5 V - 1,6 V in der anderen. Das heißt die Ströme dass das Laden und Entladen des Kondensators im Verhältnis 2,1: 1,1 steht, und auf diese Weise erhalten Sie KEINEN Arbeitszyklus von 50%.

Der wichtige Charakter von TTL ist, dass Eingangsschwellen besser gesteuert werden als CMOS (haben eine kleine Unsicherheit) und die Ausgangsspannungen haben weniger Symmetrie als CMOS. Danach werden nur noch Details herausgefunden.

#5
+1
analogsystemsrf
2017-09-30 09:48:07 UTC
view on stackexchange narkive permalink

Gehen Sie nicht davon aus, dass Sie mit CMOS ein Tastverhältnis von 50% haben.Prozessvariationen: Dotierung, Energie des Implantationenstrahls, Tempertemperaturen und -zeiten usw. führen dazu, dass eine funktionierende Schaltung implementiert wird, die weit von der Nennleistung entfernt ist.



Diese Fragen und Antworten wurden automatisch aus der englischen Sprache übersetzt.Der ursprüngliche Inhalt ist auf stackexchange verfügbar. Wir danken ihm für die cc by-sa 3.0-Lizenz, unter der er vertrieben wird.
Loading...