Die Quelle und die Masse müssen nicht verbunden werden.

In Leistungsgeräten und insbesondere in diskreten Transistoren sind die S & B sehr nahe beieinander gebaut und kurzgeschlossen. Dies verbessert die Durchbruchspannungsleistung des Transistors.

In einem IC ist in einigen CMOS-Prozessen das B von NMOS-Bauelementen immer Substrat (Masse), und so hat in Strukturen wie NOR-Gattern, die 2 NMOS in Reihe haben, das 2. NMOS kein das S = B.

Im Allgemeinen ist die Leistung (g, Strom) mit S = B besser, aber einige Technologien erlauben es nicht, das B für NMOS-Geräte vom Substrat zu trennen. PMOS-Geräte in einem IC können im Allgemeinen separate S & B-Verbindungen haben.

Wenn Sie das B von PMOS mit GND verbinden, haben Sie eine parasitäre Diode von S nach B (GND), und Ihre Versorgung würde dies auch tun kurzgeschlossen werden (es sei denn, Sie möchten mit einer sehr niedrigen Versorgungsspannung von << 0,6 V betrieben werden). Einige sehr niedrige Spannungsschaltungen verwenden diese Technik.

Ein als Diode angeschlossener MOSFET weist im Allgemeinen eine schlechtere Leistung als ein PN-Übergang in Bezug auf die "Schärfe" der Kurve auf. FETs mit niedriger Schwellenspannung (z. B. 0,4 V oder weniger) schalten sich jedoch mit einer niedrigeren Spannung ein als eine Diode, und dies kann in Niederspannungsschaltungen nützlich sein. Aus dem gleichen Grund, dass das B in einigen CMOS-ICs immer Substrat ist, gibt es nicht die Flexibilität, einen PN-Übergang als Diode in allen Schaltungskonfigurationen zu verwenden. Wenn der PN-Übergang eines PMOS verwendet wird (P = Quelle, N = Masse), müssen einige zusätzliche Parasiten berücksichtigt werden, die dies im Allgemeinen nicht nützlich machen.

1) Warum ist die MOSFET-Quelle mit der Masse verbunden? Gibt es eine bestimmte Situation, in der der Großteil nicht mit der Quelle verbunden ist? Nach dem, was ich gesammelt habe, ist die Masse mit der Quelle verbunden, um eine stabile Schwellenspannung herzustellen. Wenn ja, könnten wir den Großteil eines PMOS mit Masse und NMOS mit Vdd verbinden? Welchen Unterschied würde es machen?

Die Quelle ist im Allgemeinen mit der Masse verbunden, um die niedrigste Schwellenspannung zu erzeugen. Von Zeit zu Zeit wird die Masse an andere Potenziale gebunden, um die Schwellenwerte in g / Id-angepassten Mosftets auf ICs besser anzupassen. Die meisten diskreten Mosfets streben jedoch den niedrigsten Schwellenwert an, den sie erreichen können.

2) Ein MOSFET kann als Diode fungieren, wenn das Gate mit dem Drain verbunden ist. Ich verstehe die physikalische Funktionsweise dahinter nicht wirklich. Dies ist jedoch mathematisch sinnvoll, da der MOSFET immer in Sättigung ist. Der Strom ist gegeben durch uCox (W / 2L) (Vgs-Vth) ^ 2, was bedeutet, dass der Stromgraph quadratisch ist, was FAST, aber nicht identisch mit der Exponentialgleichung einer Diode ist. Meine Frage ist, wie ist die Leistung einer mit einem MOSFET verbundenen Diode im Vergleich zu der einer PN-Diode?

Senken Sie den Gleichstromabfall im Allgemeinen. Das ist alles. Und als Korrektur ist es immer entweder gesättigt oder abgeschaltet (Unterschwelle, wissen Sie, wenn die Gate- / Drain-Spannung nicht hoch genug ist)

3) In letzter Zeit habe ich viele gesehen Gleichrichterschaltungen im IC-Design verwenden MOSFET-verbundene Dioden anstelle von PN-Dioden. Gibt es dafür einen bestimmten Grund? Hätte ein MOSFET im Vergleich zur Verwendung einer PN-Diode im IC-Design nicht einen relativ großen Flächenaufwand?

Zwei Dinge dabei.

1. Niedrigerer Widerstand bedeutet, dass weniger Strom als Wärme verbrannt wird.
2. Ich gehe davon aus, dass es sich um ein aktives Gerät handelt, das gezielt misst, wann es für jeden Zyklus durchgeführt werden muss. Wenn Sie einen Mosfet in eine Diode einbinden, funktionieren diese schließlich umgekehrt.
ol>

1) Warum ist die MOSFET-Quelle mit der Masse verbunden? Gibt es eine bestimmte Situation, in der der Großteil nicht mit der Quelle verbunden ist? Nach dem, was ich gesammelt habe, wird die Masse mit der Quelle verbunden, um eine stabile Schwellenspannung herzustellen. Wenn ja, könnten wir den Großteil eines PMOS mit Masse und NMOS mit Vdd verbinden? Welchen Unterschied würde es machen?

Die Schwellenspannung des MOSFET hängt mit Vsb zusammen. Dies wird als Back-Gate-Effekt bezeichnet:

Der Körpereffekt bezieht sich auf die Änderungen der Schwellenspannung durch die Änderung von V_ {SB}, der Source-Bulk-Spannung. Da der Körper die Schwellenspannung beeinflusst (wenn er nicht an die Quelle gebunden ist), kann er als zweites Gate betrachtet werden und wird manchmal als "Back-Gate" bezeichnet. Der Körpereffekt wird manchmal als "Back-Gate-Effekt" bezeichnet.

Quelle: https://en.wikipedia.org/wiki/Threshold_voltage

Zweitens müssen Sie im linearen Betrieb, wenn die Quelle mit der Masse verbunden ist, nicht mit der "Transkonduktanz" aufgrund von Vbs (gmb) umgehen, da Vbs = 0.

Bildquelle: http://people.seas.harvard.edu/~jones/es154/lectures/lecture_4/mosfet/mos_models/mos_body_pic_2.jpg

Es ist jedoch möglicherweise nicht immer möglich, dass die Masse in einem CMOS-Prozess nicht an die Quelle gebunden ist.

2) Ein MOSFET kann beim Gate als Diode fungieren ist mit dem Abfluss verbunden. Ich verstehe die physikalische Funktionsweise dahinter nicht wirklich. Dies ist jedoch mathematisch sinnvoll, da der MOSFET immer in Sättigung ist. Der Strom ist gegeben durch uCox (W / 2L) (Vgs-Vth) ^ 2, was bedeutet, dass der Stromgraph quadratisch ist, was FAST, aber nicht identisch mit der Exponentialgleichung einer Diode ist. Meine Frage ist, wie ist die Leistung einer mit einem MOSFET verbundenen Diode im Vergleich zu der einer PN-Diode?

Der MOSFET wird als diodenverbunden bezeichnet, obwohl die IDS-vs-Vgs-Charakteristik quadratisch (Sättigung) statt exponentiell ist. Der Grund, warum es mit einer Diode verbunden ist, liegt in der Tatsache, dass es in umgekehrter Richtung blockiert (abschaltet) und nicht in Vorwärtsrichtung blockiert (wo es eine quadratische Charakteristik anstelle einer exponentiellen hat).

3) In letzter Zeit habe ich gesehen, dass viele Gleichrichterschaltungen im IC-Design MOSFET-verbundene Dioden anstelle von PN-Dioden verwenden. Gibt es dafür einen bestimmten Grund? Hätte ein MOSFET im Vergleich zur Verwendung einer PN-Diode im IC-Design nicht einen relativ großen Flächenaufwand?

Ich gehe davon aus, dass dies möglicherweise mit einer MOSFET-angeschlossenen Diode zu tun hat, die die Steuerung der Vorwärtsleitung ermöglicht Stromspannung. Da bin ich mir allerdings nicht ganz sicher.

Es gibt eine andere Konfiguration (synchrone Gleichrichtung: https://en.wikipedia.org/wiki/Active_rectification), die eine verbesserte Effizienz ermöglicht (hohe Effizienz bei FETs aufgrund geringerer " Durchlassspannung "führt zu geringeren Leitungsverlusten).

Es gibt einen Teil Ihrer Frage, mit dem ich etwas gründlicher umgehen kann:

Gibt es eine bestimmte Situation, in der der Großteil nicht mit der Quelle verbunden ist?

Es gibt mindestens zwei Geräteklassen, in denen dies zutrifft:

Analoge Schalter

In einem CMOS-Schalter ist die Body-Diode Die Leitung ist ein unerwünschtes Merkmal (der Schalter würde immer leiten), daher lauten die grundlegenden Verbindungen wie folgt:

Beachten Sie, dass das Substrat gebunden ist zu den Versorgungen, so dass die Körperdioden nicht leiten, vorausgesetzt, der analoge Ein- / Ausgang überschreitet nicht die Versorgungen.

Auf diesen Geräten befindet sich ein ausgezeichneter Anwendungshinweis.

Es gibt auch einige High-Side-Schalter, die das Substrat freilegen.

Vor einigen Jahren (etwa 20) war es nicht ungewöhnlich, dass 4 Endgeräte weit verbreitet waren (Es gab einige Nischenanwendungen, insbesondere bei Proben- und Halteanwendungen, bei denen ein freiliegendes Substrat vorteilhaft war)

Dies ist eine ziemlich allgemeine Frage, und einige der anderen Antworten sind richtig. Aber ich möchte näher auf das eingehen, was hier wirklich vor sich geht. Nur für mehr Kontext.

Erstens müssen Sie vorsichtig sein, es gibt verschiedene Transistorkonstruktionen. In einem HexFET (der in Leistungsanwendungen verwendet wird und immer nur einzelne Transistoren in einem Gehäuse sind) verbindet der Prozess das S / D miteinander, die Struktur ist asymmetrisch und für hohen Strom optimiert. In einem IC-Prozess, der DMOS (Extended Drain - für Hochspannungsfestigkeit) verwendet, müssen Sie auch die Source an die Schiene binden.

Bei IC-Prozessen haben Sie jedoch beim Auslegen der Transistoren ein Gate Strukturen und S / D-Strukturen (wörtlich Source / Drain), da in einem idealen Prozess Source und Drain austauschbar sind.

Die Verbindung des Bulk definiert, welcher der beiden Terminals die Quelle ist.

-> Dies ist der entscheidende Punkt.

Wenn Sie beispielsweise einen SOI-Prozess (Silicon On Insulator) verwenden, der 4 Klemmen-Transistoren aufweist (nicht FD - vollständig erschöpft). Dann könnte man nur wirklich von den beiden Anschlüssen der Transistoren als S / Ds sprechen.

In Massenprozessen verwenden alle DSM-Prozesse (Deep Sub-Micron) Wafer vom P-Typ (viele Gründe dafür, Im Wesentlichen können jedoch Wafer vom P-Typ hergestellt werden (N-Typ sind härter). Das bedeutet, dass die P-Wanne für den NMOS-Transistor mit Masse verbunden ist, also ist die Masse. Selbst in diesem Fall wird die Quelle manchmal für einen gewünschten Effekt vom Boden ferngehalten. Dies erhöht die Quellenleckage, aber manchmal lohnt es sich.

Der Nachteil dieser Struktur besteht darin, dass die Leistung der NMOS begrenzt ist. Schauen Sie sich einfach einen einfachen Source Follower an, der in PMOS und in NMOS implementiert ist (Bild von NMOS unten). In einer PMOS-Implementierung ist die NWell im Substrat (das vom p-Typ ist) in Sperrrichtung vorgespannt und kann schweben. Ein PMOS-Quellfolger kann bei ordnungsgemäßer Verdrahtung eine Verstärkung von 1,0 haben.

Betrachten eines NMOS-Quellenfolgers:

Bild aus (1) ausgeschnitten

Das untere Vb ist einfach eine Stromquelle für die Verstärkervorspannung und die aktive Last. Sie können sehen, dass bei M1 die Masse an den Boden gebunden ist. Das bedeutet, dass die Quelle von M1 schwebt und somit M1 unter dem Backgate-Effekt leidet. Das Nettoergebnis ist, dass dieser Verstärker höchstens eine Verstärkung von ~ 0,8X erreichen kann. In dieser Zeichnung würde die Verstärkung auf ~ 1,0X springen, wenn Sie den M1-Bulk ausschneiden und mit Vo verbinden würden.

Sie werden feststellen, dass andere erwähnt haben, dass Bulk und Source miteinander verbunden sind, um den Transistor zu optimieren . In Wirklichkeit gilt das nur für die Geräte auf der Schiene. Sie können sehen, dass jeder gestapelte Transistor diesen Back-Gate-Effekt in allen Transistoren außerhalb der Schiene manifestiert.

Dies ist jedoch ein enger Blick auf die Dinge. Wenn wir herumlaufen und einen schönen Prozess machen würden, bei dem das Backgate verfügbar wäre, hätten wir (zumindest) ein paar Probleme. Eine wäre, dass die zusätzliche Kapazität der Bohrloch-zu-Masse-Verbindung die Dinge verlangsamen würde. Die Bohrlochabstände müssten vergrößert werden, da die Bohrlöcher jetzt getrennt sind, sodass die Dichte sinken würde, und dann gibt es die Probleme zusätzlicher Verbindungen mit der Masse, die ebenfalls Platz beanspruchen. Zum größten Teil und insbesondere für digitale Geräte sind diese Effekte weitaus schlimmer.

(1) Shedge, M., & Itole, M. (2013). Analyse und Design von CMOS Source Followern und Super Source Followern. ACEEE Int J on….