Frage:
Ich weiß, was ein Reset-Signal ist, aber ein Set / Reset-Signal? Ist das nicht unmöglich?
thb
2018-11-23 01:18:20 UTC
view on stackexchange narkive permalink

Ein Schema von Lattice Semiconductor enthält das schematische D-Flip-Flop. Dieser D-Flip / Flop akzeptiert unter anderem ein Set / Reset-Signal

Ich hätte ein Set-Signal verstanden. Ich hätte ein Reset-Signal verstanden. Ich hätte sogar das Setzen und Zurücksetzen von Signalen auf getrennten Leitungen verstanden. Ich kann jedoch ein gemeinsames Set / Reset-Signal nicht verstehen. 

  -------------------
  | |
- | D Q | -
- | UHR AKTIVIEREN |
- | >CLOCK |
  | |
  | SET / RESET |
  ------------------ ------------------.
           |

QUESTION

Was ist bitte ein Set / Reset-Signal?

ADDITIONAL INFORMATION

Als optionale Referenz finden Sie hier das Datenblatt (1,5 MB), in dem das D-Flip-Flop in Abbildung 3.2, Seite 9 angezeigt wird. Ich bitte Sie natürlich nicht, zu gehen ein 52-seitiges Datenblatt für mich zu lesen! (Das wären meine Hausaufgaben, nicht deine.) Daher lauten die relevanten Zitate aus dem Datenblatt meines Wissens wie folgt:

Jede Logikzelle enthält ... ein D-Flip-Flop (DFF) mit einem optionalen Steuereingang für die Taktfreigabe und das Zurücksetzen .... [Abschn. 3.1.1, Seite 9.]

... Signalbeschreibung [lautet wie folgt].

  • Funktion: Eingabe.
  • Typ: Steuersignal.
  • Signalname: Setzen / Zurücksetzen. (Fußnote: Wenn Set / Reset nicht verwendet wird, wird das Flip-Flop niemals gesetzt / zurückgesetzt, außer wenn es unmittelbar nach der Konfiguration gelöscht wird.)
  • Beschreibung: Asynchrones oder synchrones lokales Setzen / Zurücksetzen, das von [einem Block von acht Logikzellen, wobei jede Zelle ein Flip-Flop enthält] gemeinsam genutzt wird. [Tabelle 3.1, Seite 10.]

Man kann das Set / Reset-Signal extern deaktivieren, vermutlich durch Multiplexing oder High-Z-Pulldown, aber ich sehe keine Entscheidung darüber, ob das Set / Reset-Signal - wenn es nicht deaktiviert ist - das Flip-Flop setzen oder zurücksetzen soll .

Vermisse ich etwas?

Wenn Sie wissen, was ein Set / Reset-Signal ist, würden Sie es mir sagen?

Zwei antworten:
Tom Carpenter
2018-11-23 01:36:40 UTC
view on stackexchange narkive permalink

Höchstwahrscheinlich handelt es sich nicht wirklich um ein "Set / Reset" -Signal, sondern vielmehr um ein Signal, das je nach Konfiguration des Geräts entweder gesetzt oder zurückgesetzt werden kann.Beachten Sie, dass in Abbildung 3.2 (aus Gründen der Übersichtlichkeit unten kopiert) "Flip-Flop mit optionalem [...] or-Reset-Steuerelement eingestellt" steht.

In ähnlicher Weise sind es auch die Konfigurationsbits, die das Signal vollständig deaktivieren, wenn sie nicht verwendet werden.Sie können dies in Abbildung 3.2 sehen:

Fig 3.2

Hm.Ja, Ihre Interpretation ist sinnvoll, aber wenn Sie Recht haben, ist der Schaltplan möglicherweise klarer gezeichnet.Möglicherweise haben sie gerade ein XOR-Gatter hinzugefügt.Dann wäre es klar gewesen.Daher ist Ihre Interpretation hilfreich.Ich schätze es.
Da wir für dieses FPGA [vollständige Bitstream-Dokumentation] (http://www.clifford.at/icestorm/logic_tile.html) haben, können wir weitere Beweise dafür sehen, dass diese Interpretation korrekt ist: „LC_i [18] ist das Set_NoReset-Bit.Wenn dieses Bit gesetzt ist, wird das Set / Reset-Signal gesetzt und nicht das Flip-Flop zurückgesetzt. “
@wrtlprnft: Wenn Ihr Kommentar eine * Antwort * wäre, würde ich mich freuen, ihn zu bewerten.(Übrigens ist Icestorm genau das, was ich versuche, zum Laufen zu bringen, daher ist Ihr Hyperlink am besten geeignet.)
Beachten Sie, dass ein XOR-Gatter die Polarität des Signals ändern kann.Die Funktionalität wird jedoch nicht von RESET auf SET oder umgekehrt geändert.
wrtlprnft
2018-11-23 12:48:51 UTC
view on stackexchange narkive permalink

Zusätzlich zu der hervorragenden Antwort von @Tom Carpenter haben wir eine andere Möglichkeit, um zu überprüfen, ob diese Interpretation tatsächlich korrekt ist.

Project IceStorm bietet eine vollständige Dokumentation der Bits, mit denen die LOGIC-Kachel konfiguriert wird.Insbesondere:

LC_i [18] ist das Set_NoReset-Bit.Wenn dieses Bit gesetzt ist, wird das Set / Reset-Signal gesetzt und nicht das Flip-Flop zurückgesetzt.

Wir können auch sehen, dass das Flipflop auch als Latch konfiguriert werden kann.



ⓘ
Diese Fragen und Antworten wurden automatisch aus der englischen Sprache übersetzt.Der ursprüngliche Inhalt ist auf stackexchange verfügbar. Wir danken ihm für die cc by-sa 4.0-Lizenz, unter der er vertrieben wird.
Loading...