Im DDR3-Speicher gibt es ein Signal namens DQS, zu dem ich mehrere Fragen habe.
- Wofür wird DQS abgekürzt? speziell Q
- Was ist der Zweck von Daten-Strobe im DRAM und warum nicht die einfache Uhr verwenden.
- Ist DQS auf dem DRAM-Chip ein Ausgang oder ein Eingang, der vom Speichercontroller kommt?
- Wie ist die Beziehung von DQS zu CLK-, Adress- und Steuersignalen? Bei der Längenanpassung von DDR-Signalen stellte ich fest, dass die Flugzeit von "CLK + Adresse + Strg-Signalen" nicht mit der Flugzeit von Data Lane zusammenhängt. wie das möglich ist. Bedeutet das, dass sie völlig unabhängig sind? ol>
Erläuterung
Micron TN4605 erklärt die Notwendigkeit von Data Strobe:
In einem rein synchronen System beziehen sich Datenausgabe und -erfassung auf eine gemeinsame, frei laufende Systemuhr. Die maximale Datenrate für eine solche Das System ist erreicht, wenn sich die Summe aus Ausgangszugriffszeit und Flugzeit der Bitzeit (dem Kehrwert der Datenrate) nähert. Obwohl das Erzeugen verzögerter Takte für einen frühen Datenstart und / oder eine späte Datenerfassung eine erhöhte Datenrate ermöglicht, berücksichtigen diese Techniken nicht die Tatsache, dass sich das datengültige Fenster (oder Datenauge) aufgrund von Änderungen relativ zu einem festen Taktsignal bewegt in Temperatur, Spannung oder Belastung. Also zu erlauben Für noch höhere Datenraten wurden DDR-Geräten Daten-Strobe-Signale hinzugefügt.
Aber ich verstehe die Erklärung für die maximale Datenrate für ein rein synchrones System nicht.