Ich habe einen 2N7000 über einen 1k-Widerstand auf einem Steckbrett an einen AVR angeschlossen. Die obere Kurve zeigt den AVR-Pin-Ausgang, der mit einigen kHz getaktet ist. Die untere Kurve zeigt die Quelle des FET. Die Anstiegszeit ist eindeutig wie erwartet und die Gate-Spannung reicht aus, um bei hohem Takt in die Sättigung zu gehen. Ich weiß jedoch nicht, was den langsamen Abfall verursacht, wenn die Uhr niedrig wird - im Prinzip sollte er sofort erfolgen.

Der Drain ist an eine 2,5-V-Schiene gebunden und die Quelle geht derzeit direkt in die Umfang. Wenn keine Gate-Spannung vorhanden ist, fällt der Drain wie erwartet vollständig auf Masse, sodass die minimale Spannung beim Takten des Gates darauf zurückzuführen ist, dass der FET nicht genügend Zeit hat, um vollständig abzufallen, und nichts anderes, denke ich.

Sieht so aus, als gäbe es irgendwo einen seltsamen kapazitiven Effekt, aber ich bin mir nicht sicher, wie ich die Situation beheben kann. Ich habe mich gefragt, ob es die Sonden waren, die es verursacht haben, aber es scheint unwahrscheinlich. Der Effekt tritt auch bei niedrigen Schaltgeschwindigkeiten auf (wenn ich das Gate manuell ein- / ausstecke). Es wird sowieso etwas Dummes sein!

Jede Hilfe wäre willkommen :)

BEARBEITEN: Nun, das war aufschlussreich, ich hatte es einfach auf eine wirklich seltsame Art und Weise eingerichtet. Sollte VCC-> Widerstand-> Drain und dann Source-> Masse gewesen sein. Scheint jetzt zu funktionieren.

Aber ich frage mich immer noch, warum das so ist, wenn ich es umgekehrt anschließe?