Es ist nicht klar, welche Signale Sie genau erzeugen müssen und wie sie sich im Verhältnis zu eingehenden Signalen verhalten.

250 ns sind jedoch nicht wirklich schwer zu erreichen, zum Beispiel mit so etwas wie einem dsPIC der EP-Serie.Bei einer Befehlsrate von 70 MHz erhalten Sie bis zu 17 Befehlszyklen mit zulässigem Jitter.Das ist viel.

Wenn Ihr eingehendes Signal einen Interrupt verursacht und Sie dann die Ausgangssignale aus einem festen Befehlszeitpunkt erzeugen, erhalten Sie weniger als 17 Jitterzyklen.Es wäre sogar noch besser, wenn das Eingangssignal einen PWM-Generator oder dergleichen auslösen könnte.Sie haben jedoch nicht genügend Informationen über die Art der Ausgangssignale angegeben, um zu wissen, ob bestimmte auf solchen Mikros verfügbare Hardware anwendbar ist.

Normalerweise können Sie diese Art von Echtzeit erreichen, solange die Ausgabe nicht von Software / Interrupts abhängt.Das heißt, Pins werden nicht von einem ISR oder ähnlichem gesetzt. In diesem Fall haben Sie Mikrosekunden-Jitter.Die Interrupt-Latenz kann eine statische Zeit sein, aber ich würde nicht damit rechnen, falls mehr als ein Interrupt gleichzeitig ausgelöst wird usw.

Möglicherweise können Sie dies mit der Ausgangsvergleichsfunktion des Hardware-Timers lösen.Das heißt, alle relevanten Pins werden gesetzt, wenn ein Timer abgelaufen ist, wie zum Beispiel bei Verwendung von PWM.Dies kann häufig mit Systemuhr oder Systemuhr / 2-Genauigkeit erfolgen.Andere Alternativen sind DMA, sofern dies für die spezifischen Pins unterstützt wird.

Dies kann bis zu 50-100 ns irgendwo funktionieren, wo Sie den analogen Eigenschaften der Pins ausgeliefert sind.

Und dann können Sie natürlich keine bessere Genauigkeit erzielen, als es Ihr Oszillator zulässt.Sie können sicherlich keinen eingebauten RC-Oszillator verwenden, müssen jedoch einen hochgenauen Quarz oder einen externen Oszillator verwenden.

DMA und ein Timer?

Ein paar SPI-Busse und verwenden Sie einfach die Datenpins (möglicherweise wieder mit DMA, wenn Sie mehr als 32 Zeitfenster benötigen)?

Meiner Meinung nach sollte 1us gut machbar sein, wenn Sie Ihre IO-Pins richtig auswählen und bereit sind, ein paar Low-Level-Spiele zu spielen.

100 ns, über die ich nachdenken müsste, aber vielleicht etwas Falsches, wenn man einen QSPI-RAM-Chip lädt und dann das Bitmuster mit einem Timer als Takt ausstempelt?

10ns ist FPGA-Gebiet.

Überprüfen Sie, ob Sie Timer haben, die mehrere Pins ansteuern können, die normalerweise für die Motorsteuerung verwendet werden (normalerweise 4 oder 6 für H-Brücken bzw. 3-Phasen).In vielen Fällen verfügen solche Timer über "Preload" -Register, mit denen Sie die Periode und den Arbeitszyklus nahtlos ändern können, was bedeutet, dass Sie im Wesentlichen eine beliebige Wellenform mit ihnen erzeugen können.Wenn dies richtig gemacht wird, sind solche Wellenformen bis auf die Timer-Auflösung präzise.

Vielleicht so etwas wie ein Cypress-PSOC mit programmierbaren Logikzellen.Ich denke, Microchip hat Teile mit ähnlichen Fähigkeiten.Sie sind wie Mikrocontroller mit winzigen, eingeschränkten FPGA-Funktionen, die Sie anpassen können.Es hört sich so an, als würden Sie entweder DMA oder FPGA benötigen, um Ihre Anforderungen zu erfüllen.

STM32-Geräte verfügen über sehr leistungsstarke und konfigurierbare Timer-Peripheriegeräte.Sie können verkettet oder synchronisiert werden und bieten zyklusgenaue Ausgaben.Möglicherweise möchten Sie einige Zeit damit verbringen, die Datenblätter für den Start der STM32L4- und H4-Geräte zu lesen und möglicherweise einige der timer spezifischen Dokumentationen von STMicro zu lesen.

Ich persönlich verwende die Timer zusammen mit einem FPGA, um mir ein mikrosekundengenaues Timing und eine Sequenzierung für 32 digitale Ausgänge zu ermöglichen.Das FPGA macht nichts zeitspezifisches, sondern MUXT lediglich die hervorragenden und konfigurierbaren Timer des STM32 an einen von 32 Ausgängen.Die endgültige Hardware wird das STM32 eliminieren, aber für Prototyping und Entwicklung ist es unschlagbar.

Ich mache etwas sehr Ähnliches bei der Arbeit mit einem DSP.Ich habe ein FPGA, das den Präzisions-Timing-Teil ausführt.Ich hatte gehofft, eine Rechteckwelle vom DSP zu verwenden, um die PLL zum Synchronisieren von zwei FPGAs zu testen.Tatsächlich stellte ich fest, dass obwohl die FPGA-Timing-Toleranzen basierend auf den Takttoleranzen auf etwa 0,01 us eingestellt waren, mein DSP zu viel anderes hatte, um besser als 0,1 us zu sein.

Dies ist jedoch eine ziemlich vollständige Verarbeitungsschleife.Mit einer weniger intensiven Schleife könnte es natürlich besser sein.Für die Teile, die wirklich deterministisch sein mussten, kann es hilfreich sein, sie ganz am Anfang der Schleife auszuführen.Seien Sie jedoch gewarnt, dass die Interrupt-Latenz zwar vorhersehbar ist, jedoch nicht Null ist!Für meine Plattform sind es 91 Takt-Ticks bei 456 MHz.Ich kann leicht Sub-us-Jitter durch Interrupts bekommen, aber Mikrosekunden-Verzögerungen erfordern, dass die Interrupt-Latenz in die Berechnungen einbezogen wird.