Vor 15 Jahren habe ich einen Zwei-Parameter-Digitalisierer (Energie und Zeit) entwickelt, um die Flugzeit zu messen. Für dieses System habe ich eine Konstantstromquelle in eine Kappe verwendet, die von einem JFET zurückgesetzt wird. Beim Empfang des Triggers (schnelle NIM-Logik, Pegelverschiebung im analogen Bereich (im Gegensatz zum gesättigten Schalten)) öffnete sich der JFET, und ich konnte eine Auflösung von 50 ps erreichen, indem ich die lineare Rampe digitalisierte und von einem ADC mit 62,5 MSPS interpolierte ein FPGA. Die Schaltung war recht einfach und passte perfekt zu den Simulationen.

Vor einiger Zeit habe ich als Gedankenexperiment ein Zeiterfassungs-FPGA 'entworfen'.

Es hatte einen Ringoszillator, der konventionell war, abgesehen von der Tatsache, dass er 41 Wechselrichter hatte. Die Periode war somit viel viel geringer als die Verzögerung eines Gates. Der FPGA-Prozess hatte einzelne Gate-Verzögerungen in den 10s von pS, wo das Routing lokal und das Fan-out niedrig war, konnte jedoch aufgrund von Multiplexing-, Routing- und Ladeverzögerungen zwischen Blöcken nur Systemtakte in der Größenordnung von 100s MHz verarbeiten.

Der Zeiterfassungsprozess verwendete dann 41 D-Latches, die jeweils den Eingangsübergang erfassten, aber natürlich in verschiedenen Phasen des Ringzählzyklus getaktet wurden. Die Ausgänge der D-Latches könnten als "Thermometercode" interpretiert werden, der den Eingangsübergang auf Subzyklusgenauigkeit mit einer Auflösung in den 10s von pS interpoliert. Weitere 41 D-Latches haben einen Referenztakt erfasst.

Bei einer solchen Struktur gibt es zwei Hauptschwierigkeiten. Das erste besteht darin, die Synthesewerkzeuge dazu zu bringen, den Ringzähler und die Leitungen mit hoher Geschwindigkeit zu den D-Latches auszulegen. Dieser Teil würde wahrscheinlich besser durch direkte manuelle Platzierung gehandhabt werden. Möglicherweise wird ein bestimmter Typ eines kleinen Hochgeschwindigkeits-FPGAs benötigt, möglicherweise einer ohne Multiplikatoren und Prozessorkerne! Die zweite ist die rennfreie Behandlung der Überlappung zwischen dem Thermometercode und einem herkömmlichen Zähler, der durch die Referenz mit niedrigerer Frequenz getaktet wird. Dies kann jedoch unter Berücksichtigung von Metastabilitätsproblemen durchgeführt werden.

Ich habe nicht weiterverfolgt Ich habe einen besseren Weg gefunden, um das Problem zu lösen, aber es hat Spaß gemacht.

Wie bereits erwähnt, gibt es zu diesem Zweck dedizierte ICs.

Wenn Sie dies selbst tun möchten, besteht ein möglicher Ansatz darin, sogenannte Vernier-Verzögerungsleitungen zu verwenden.

Sie haben zwei Verzögerungsleitungen (Ketten von Puffern), in denen eine Kette schnellere Puffer als die andere verwendet. Die Auflösung Ihrer Messung entspricht der Differenz der Verzögerungen der Elemente in der schnellen und "langsamen" Kette.

Zum Messen der Verzögerung senden Sie den Startimpuls durch die langsame Kette und den Stoppimpuls durch die schnelle Kette. Der Stoppimpuls bewegt sich schneller und holt schließlich den Startimpuls ein. Die Anzahl der erforderlichen Puffer ist ein Maß für die Verzögerung.

Mein Fokus liegt auf dem IC-Design, daher bin ich mir nicht sicher, ob dies mit einem FPGA möglich ist. Die Literatur legt jedoch nahe, dass dies möglich ist.

FPGA-Fabric kann, wie andere Antworten zeigen, nicht mit der von Ihnen benötigten Rate getaktet werden.

Einige FPGAs verfügen jedoch auch über serielle Hochgeschwindigkeitsschnittstellen im Bereich von 5 Gbit / s bis 10 Gbit / s für SATA, PCIe und andere Hochgeschwindigkeitskommunikationsprotokolle.

Es gibt wahrscheinlich Möglichkeiten, diese für hochauflösende Zeitmessungen (100 ps, ​​aber möglicherweise nicht 50 ps) zu nutzen.

Entschuldigung, ich kann die Details nicht genauer beschreiben.

Ein 2-GHz-Takt hat eine Periode von 500 ps. Wenn Sie also eine Auflösung von 100 ps benötigen, würde ich sagen, dass Sie mindestens 10 GHz benötigen.

2 GHz und höher sind meines Wissens weit außerhalb der FPGA-Liga. Sie befinden sich jetzt im HF-Bereich, der nur analog ist :-)

Texas Instruments und Analoge Geräte stellen Taktgenerator-ICs her, die Takte bis zu erzeugen können mehrere GHz, die Ihren Anforderungen entsprechen könnten.